+31 74 2555 713 info@sintecs.nl
    • > English
    • info@sintecs.nl

      +31 74 2555 713

      Uitleg Signal Integrity

      We hebben gemerkt dat signal integrity een relatief onbekend begrip is. Op deze pagina wordt daarom in grote lijnen uitgelegd wat signaal integriteit is, welke negatieve impact het op je high speed design kan hebben en hoe simulaties dit kunnen beperken of zelfs voorkomen.

       Een signal integrity analyse en simulatie kun je op verschillende momenten in je designproces inzetten. Als je design high speed componenten bevat is dit zeker aan te raden.

      Een simulatie kan bijvoorbeeld worden uitgevoerd wanneer een klant zijn prototype niet, of slechts op lage snelheid, werkend krijgt. Dit komt tegenwoordig steeds vaker voor omdat het in veel gevallen niet meer volstaat om enkel de layout guidelines en rules te volgen.

      Daarnaast hebben we veel klanten die gebruik maken van signal integrity simulaties al voordat ze aan een design beginnen. Op deze manier worden mogelijke problemen al in een vroeg stadium geïdentificeerd en voorkomen.

       

      Wat is signal integrity (signaal integriteit)?

      Signalen op een printed circuit board (pcb) lopen van het ene elektrische component naar het andere. Wanneer een signaal dat bij een component aankomt van slechte kwaliteit is, dan kan het bord instabiel of disfunctioneel worden. Dit gebeurt vooral bij hoge snelheden.

       

      Eye Diagram: DDR Clock Analyse – Open Eye, Low Overshoot, Slight Ringback and Limited Skew

       

      Wat kan er verkeerd gaan?

      Als de signal integrity niet meer in orde is, is het signaal vervormd. Effecten zoals overshoot, slingereffecten, switching noise, skew, spanningsval, et cetera kunnen optreden. Hierdoor ontstaan functionele problemen zoals timing fouten, drempelproblemen, overspraak, EMC problemen en lokale hotspots.

      Deze problemen zijn niet gewenst bij producten met complexe DDR designs. 

       

      Voorbeeld van een complexe DDR routing 

       

      Wat is de oorzaak?

      De signaalkwaliteit is niet alleen afhankelijk van het hardware design en de PCB-routing (interconnectie lengte, karakteristieke impedantie, gebruik van via’s, delays, ontkoppeling, vermogensverdeling, et cetera), maar ook van de gebruikte IC technologie, parasitaire effecten in IC packages, golfvoortplanting in diëlektricum, enzovoorts.

       

      Wanneer komt het voor?

      De principes achter signal integrity gelden voor elk elektronisch ontwerp. Problemen met signaal integriteit komen vaker voor wanneer datasnelheden hoog zijn, signaal flanken steiler zijn (afhankelijk van de IC technology), spanningen lager zijn en stromen dus groter zijn, en wanneer onderlinge verbindingsafstanden groter zijn. Laatst genoemde is afhankelijk van de PCB-complexiteit. Dus let vooral goed op wanneer je een CPU of FPGA (van bijvoorbeeld NXP, Xilinx of Altera) gebruikt in combinatie met DDR3, DDR4, PCIe, USB 3.0, SerDes of Gigabit Ethernet.

      Edge Rates – Signalen met een fundamentele frequentie van 1GHz (of lager) hebben veel snellere edge rates waarbij  de 3rd (3GHz) en 5th (5GHz) harmonics niet zichtbaar zijn. 

       

      Wat is er aan te doen?

      Het is niet altijd voldoende om de ontwerpregels voor de layout exact te volgen. Met behulp van signal integrity analyses, gebaseerd op full-wave solvers, wordt in kaart gebracht hoe de signalen zich daadwerkelijk zullen gedragen. Vervolgens kan op basis van deze analyses de layout worden aangepast, om zo deze signal integrity problemen te voorkomen. Op deze manier kom je tot een robuuster ontwerp.

      Full wave solver

      Afbeelding 1                                                                                                         Afbeelding 2

      ‘In afbeelding 1, een screenshot uit Hyperlynx, heeft de interconnect een partial reference plane. Dit heeft effect op de EM fringe fields (partial weak coupling) met als resultaat verslechterde signaal integriteit. Bij afbeelding 2 heeft de interconnect een full reference plane (full strong coupling) wat een veel betere signaal integriteit tot gevolg heeft.

        

      Wat zijn de voordelen van signal integrity analyses?

      Het scheelt veel extra werk in het lab als je signal integrity problemen al tijdens de ontwerpfase opmerkt. Het is soms zelfs niet mogelijk om problemen achteraf in het prototype te vinden en op te lossen. Het uitvoeren van een signal integrity analyse als onderdeel van het ontwerpproces bespaart veel trial-and-error, vermindert het aantal prototype-iteraties, creëert stabielere elektronica en verkort de time-to-market.

      Als je bent geïnteresseerd in de voordelen van signal integrity analyses en meer wilt lezen over succesverhalen, lees dan onze klantverhalen over signal integrity (en power integrity) analyses.  

       

      Onze werkwijze bij signal integrity simulaties

      Een signal integrity simulatie is zo goed als de kwaliteit en volledigheid van de modellen en informatie waarmee gewerkt wordt. Daarom wordt tijdens de offerte fase altijd aangeraden om een volledig pakket aan te leveren. Een compleet pakket met simulatie modellen, een PCB stackup, PCB materiaal informatie, Via informatie, Power Supply informatie, maar ook met specificatie en validatie parameters kunnen de beste resultaten behaald worden.

      Indien deze informatie ontbreekt wordt door middel van generieke modellen gezocht naar de meest optimale situatie.

      Zodra de data binnen is kunnen de ‘analyse engineers’ beginnen met de analyse in MentorGraphics Hyperlynx. Door onze samenwerking met Mentor hebben we een actieve bijdrage in het optimaliseren en verbeteren van de simulatie software.

      Samenwerking met PCB layouters is ontzettend belangrijk voor, na of tijdens de uitvoering van een simulatie of analyse traject. Impedantie en terminatie adviezen kunnen zo direct in Altium of Xpedition worden verwerkt waarna ze opnieuw gecontroleerd kunnen worden. Zo weet je zeker dat er niks gemist wordt.